TS820S本体に組み込んでの試験運用では、最初ノイズによる誤動作を対策して上手く動作し始めたかの様でしたが、RX-RITの動作をもう一度確認すると動いたり動かなかったりと、ノイズの回り込みだけではない何かまだ不安定さがありました。原因を追うべく、実験ボードにてESP32DevKitCのポートを１つ１つ比較確認してゆくと組込基板と異なる状態のポートがありました。実験ボードでは本体側のバンドSWのシミュレーション回路は接続せず、単にポートに電圧を掛けてテストしていました。これが問題でした。実際の回路と接続しないでテストしていた事で確認もれがあった事です。実験ボードを実機組み入れ時に初めてドッキングしたことより、確認出来ていないことでの問題発生です。要は確認不足です。他に大きな別の問題も新たに分かりました。まず不安定動作を招いていた原因が分かりました。バンドSW検出時にパルスをゲートICの74121から出力するのですが常時”Ｈ”レベルでバンドＳＷ変えた時を検出時に”Ｌ”パルスを出力し、ESP32DevKitCでバンドSWの位置を認識する仕様としていました。この端子がESP32DevKitCのポートIO16に繋がっています。この端子が起動時は”Ｈ”レベルとなっています。このバンド情報SWが変わった時にはパルスが発生されますが、通常の”Ｈ”レベル時の動作スケッチ時にバンドＳＷの状態を検出するスケッチをメインに書いてあります。ここでのバンド検出を行うスケッチが優先になっていました。つまり、パルスでのバンド検出はしなくても、本体のバンドSWの位置は全ポートをESP32DevKitCに繫いでありこのルーチンスケッチでバンドは検出されています。と言うか検出するようにスケッチしてました。何とパルス回路検出はソフトウェアスケッチでバンド検出してるので、不要なのです。スケッチでのバンド検出とハードでのバンド検出を２重に無駄に行う状態でした。たたまたまハード側も”L”パルスを出した時の論理が合い、動作していたと思われます。これに気づきました。やってもうた！失敗感ヒシヒシです。早速ハード側のバンド検出を使わない様にしての確認です。パルス基板からタイマーICとパルスゲートICを全部抜いての確認です。やはり案の定、推測したとおりでした。問題なくTS820のバンド検出もできます。RIT-SWも安定して動作しています。ノイズが原因だけではなく回路設計とスケッチの両方のミスと言えます。ハード出力で検出するか、ソフト端子の状態で検出するかをごちゃ混ぜにしていたと言うことです。簡単に言うとバンドの全情報をESP32DevKitCに繋げば、ハードによるバンド検出用のパルスは不要ということです。スケッチでポートの状態を読みとるだけでバンド検出は出来ます。ただ、パルス回路を使ったスケッチを優先にスケッチをかけばそれはそれでバンド検出は可能です。以前に実際に外部VFOを使ってパルス回路で完成してあります。ソフト側での検出の重きを置くスケッチとするとパルス回路は不要となり、パルス検出回路に重きをおいてスケッチするとそれはそれでバンド検出はどちらも可能な事です。

ハード仕様で製作をしてきましたが、今回はソフトウェアでバンド検出することにします。理由としては組込回路が小型化できるからです。

以上とんだハードの茶番スケッチでした。気を取り直して、ゲート回路を取り除いた回路に修正し検出基板をEAGLEで修正しておきました。今後の為に、書き直しました。かなり基板サイズも縮小できますが、単にゲート回路を削除しただけです。回路図の修正が主です。パターンサイズ縮小での本修正は、今後の予定となります。その他、抵抗アレーの現物素子数が6個なのに8個の抵抗アレーを使っていた間違いも修正してあります。

最終のバンド検出基板（ゲート回路を全部削除）と９Ｖと５Ｖの電源回路だけが残りました。

仮のバターン。今後にサイズを縮小を予定（いつになるやら？）

本当に動作が安定したので、TS820の取説からRITの可変範囲がどれぐらいになっているか確認しました。バリキャップに電圧をかける方式でVRの可変範囲で±3KHz動かせるようなっている様です。現状のTS820DDS-VFOにつけたスケッチで対応では現在±500Hzですが、少し広げて±1000Hz（±1KHz)と少範囲を広げる（2倍）変更をしました。

TS820本体組込のデジタルサブダイヤルでは表示範囲が限られていて、見ることは出来ませんが、スケッチ検討時の確認用としてTFT液晶にRITの設置状態とRIT時の周波数表示、並びに送信受信の表示 ”TX"、"RX" を付け足しました。送信表示 "TX"だけは周波数の前に付けたのでTS820実機の窓から見れます。RIT周波数用に変数を追加で対応しました。注意しなければならないのは周波数の上側か下側かのバンドの周波数と5Ｍ台VFOのプラス側とマイナス側の変化は逆となる事です。ヘテロダインでの注意点です。最終的には試験運用で試して問題ないことを確認する必要があります。

この部分のスケッチは次回防備録的として残します。

他、組込用に残っていたTX−SWのポート入力に合わせる分圧抵抗を作製しました。TS820側のマイク端子の+12Vが0Vになると送信となるなので+12VをESP32DevKitCの入力ポート仕様の＋3.3Vに落とす分圧抵抗回路です。+3.3Vが送信時は0Vになり送信のTX−SWを押したのと同じ動作をすることになっています。これも受信RIT動作時の送信動作がうまくゆくか確認しなければなりません。

先に計算した27ＫΩと10ＫΩからなります。抵抗リードがアースに繋ぎます。真ん中の線はESP32DevKitCに繫いで試験してたTX-SWの代わりに検出ポートに繋ぎます。もう片方の線材はマイク端子の２番に綱繋ぎます。RIT-SWは、どうするか現在思案中です。

この分圧抵抗をつけての送信時のRX-RIT動作テストも今回のスケッチ追加書き込みのESP32DevKitCを交換しての確認を予定しています。回り込み対策もいるかもしれません。万が一ですがパッチンコアも用意します。なくてよければ付けません。

つづく？